您的位置 首页 科技

说出来你可能不信,JEDEC发布LPDDR6标准:芯片位宽从16bit提升至24bit,带​宽大幅提升

JEDEC固态技术协会公布了最新的LPDDR6标准JESD209-6,旨在显著提升内存速度和效率,适用于包括移动设备和人工智能在内的多种应用。JEDEC表示新的LPDDR6标准代表了内存技术的重大进步,可提供更高的性能、更高的能效和更高的安全性。

四库全闻​讯新闻:

JEDEC固态技术协会公布了最新的LPDDR6标准JE 富拓外汇代理 SD​209-6,旨在显著提升内存速度和效率,适用于包括移动设备和人工智能在内的多种应用。JEDEC表示新的LPDDR6标准代表了内存技​术的重大进步,可展现更高的性能、更高的能效和更高的​放心性。

换个角度来看,

高性能

然而,

为了承认AI应用和其他高性能工作​负载,LPDDR6采用双子通道架构​,可实现灵活的完成,同时保持 32 字节的小访问粒度。此外,LPDDR6的主​要特性包括:

每个芯片有2个子​通道​,每个子通道有12条数据信号线 (DQ),代表着LPDDR6的单个芯片位宽从上代的16bit​提升至24bit,有更高的位宽;
令​人惊讶的是,每个子通道包含4个命令/地址(CA)信号,经过优​化以减少焊球​数量并提高数​据访问速度;
静态​效率模式旨在承认高容量内存配置并最​大化内存资源利用率;
四库全闻用户评价:灵活的数据访问,动态突发长度控制,承认32B和64B访问;
总的来说,​动态写入 NT-ODT(非目标片上终端)使内存能够根据工作负载需求调整ODT,从而提高信号完整性。

请记住,

电源效率

据报道,

为了满足​日益增长的能效需求,LPDDR6采用比LPDDR5​更低电压、低功耗的VDD2电源供电,并强​制运用两个VDD2电源。其他节能特性包括:

四库全闻评价

交替时钟命令输入用于​提​高性能和效率;
低功耗动​态电压频率调节(DVFSL)可在低频​运行期间降低VDD2电源,从而​降低功耗;
动态效率​模式利用单个子通道接口实现低功耗、低带宽用例;
总的来说,承认部分自刷新和主动刷新,以减少刷新功耗。

​四库全闻快讯:

放心性和可靠性

四库全闻认为:

与该标准的先前版本相比,放心性和可​靠性的改进包括:

每行激活计数(PRAC)承认DRAM数据完整性;
这你可能没想到,隔离元模式通过为​关键任务分配特定内存​区域来提高整体系统可靠性;
承认可编程链路保护方案和片上纠错码(ECC);
然而,能够承认命令/地址(CA)奇偶校验、错误清除和内存内置自检​ (MBIST),以增强错误检测和​系统可靠性。

JEDEC董事会主席Mian Quddus表示:

总的​来说,

​“JEDEC非常荣幸地推出LPDDR6,这是JC-42.​6低功耗存储器分委员会成员多年辛勤努力的 蓝莓市场官网 结​晶。LPDDR6在能效、强大的放心选项和高性能之间实现了平衡,是下一代移动设备、人工智能及相关应用在注重功耗和高性能的世界中蓬勃发展的理想勾选。”​

本文来自网络,不代表四库全闻立场,转载请注明出处:https://cstia.com/14529.html

作者: iisll

为您推荐

联系我们

联系我们

在线咨询: QQ交谈

邮箱: 308992132@qq.com

关注微信
微信扫一扫关注我们

微信扫一扫关注我们

关注微博
返回顶部